ARM Cortex-A9處理器相關介紹

　　Cortex-A9處理器基于先進的推測型八級流水線，該流水線具有高效、動態長度、多發射超標量及無序完成特征，這款處理器的性能、功效和功能均達到了前所未有的水平，能夠滿足消費、網絡、企業和移動應用等領域產品的要求。

　　Cortex-A9微架構可提供兩種選項：可擴展的Cortex-A9 MPCoreTM多核處理器和較為傳統的Cortex-A9單核處理器。可擴展的多核處理器和單核處理器,支持16、32或64KB四路組相聯一級緩存的配置，具有無與倫比的靈活性，皆能達到特定應用和市場的要求。

ARM Cortex- A9架構

　　 特定應用優化 :Cortex-A9和Cortex-A9 MPCore應用級處理器都擁有豐富的功能，同時也承襲了ARMv7 架構的強大優勢，為特定應用和通用設計提供了高性能、低功耗的解決方案。

　　 先進的微架構 ：Cortex- A9微架構的設計不但著眼于解決超高頻設計的效率低下問題，而且把目標定為在不增加嵌入式設備硅成本的前提下最大限度地提升處理效率。通過綜合技術，這種 處理器設計能使設備的時鐘頻率超過1GHz，而且提供了較高的功效水平，滿足了長時間電池供電工作的要求。

ARM Cortex- A9架構的諸多優勢

　　 流水線性能 ：Cortex- A9處理器最主要的流水線性能包括以下幾條：第一，先進的取指及分支預測處理，可避免因訪問指令的延時而影響跳轉指令的執行；第二，最多支持四條指令 Cache Line預取掛起，這可進一步減少內存延時的影響，從而促進指令的順利傳輸；第三，每個周期內可連續將兩至四條指令發送到指令解碼，確保充分利用超標量流 水線性能。Fast-loop模式：執行小循環時提供低功耗運行；第四，超標量解碼器可在每個周期內完成兩條完全指令的解碼；第五，支持指令預測執行：通 過將物理寄存器動態地重新命名至虛擬寄存器池來實現。

　　第六，提升了流水線的利用效率，消除了相鄰指令之間的數據依賴性，減少 了中斷延時；第七，支持寄存器的虛擬重命名：以一種有效的、基于硬件的循環展開方法，提高了代碼執行效率，而不會增加代碼大小和功耗水平；第八，四個后續 流水線中的任何一個均可從發射隊列中選擇執行指令—提供了無序分配，進一步提高了流水線利用效率，無需借助于開發者或編譯器指令調度。確保專為上一代處理 器進行優化的代碼能夠發揮最大性能，也維護了現有軟件投資。

　　第九，每周期支持兩個算術流水線、加載-存儲(load- store)或計算引擎以及分支跳轉的并行執行；第十，可將有相關性load-store指令提前傳送至內存系統進行快速處理，進一步減少了流水線暫停， 大幅提高了涉及存取復雜數據結構或C++函數的高級代碼的執行效率；第十一，支持四個數據Cache Line的填充請求：而且還能通過自動或用戶控制預取操作，保證了關鍵數據的可用性，從而進一步減少了內存延時導致的暫停現象；第十二，支持無序指令完成 回寫：允許釋放流水線資源，無需受限于系統提供所需數據的順序。