加速器鏈接埠

　　這個與AMBA 3 AXI兼容的Slave接口位于SCU之上，為多種系統Master接口提供了一個互聯接口；出于總體系統性能、功耗或軟件簡化等方面的考慮，最好直接將 這些Master接口與Cor tex-A9 MPCore處理器相連。這是個標準的AMBA 3 AXI Slave接口，支持所有標準讀寫事務，對所接部件無任何附加一致性要求。

加速器鏈接埠

　　然而，指向某個一致內存區的讀取事務要與SCU發生作用，以檢測所需信息是否已經存儲在處理器的一級緩存之中。若檢 測出確已存儲，相應信息將被直接返回給發出請求的組件。如果一級緩存中不存在該信息，在最終傳給主內存之前也可能檢測二級緩存。對于指向一致內存區的寫入 事務，SCU會在把寫入事務傳送至內存系統之前強制確保一致性。也可選擇性地將事務分配給二級緩存，以避免直接寫入片外內存所帶來的功耗及性能影響。

通用中斷控制器(GIC)

　　該 GIC采用了最近標準化和架構的中斷控制器，為處理器間通信及系統中斷的 路由 選擇及優先級的確定提供了一種豐富而靈活的解決辦法。最多支持224個獨立中 斷，通過軟件控制，可在整個CPU中對每個中斷進行分配、確定其硬件優先級并在操作系統與信任區軟件管理層之間進行路由。這種路由靈活性加上對中斷虛擬進 入操作系統的支持，是進一步提升基于半虛擬化管理器解決方案功能的關鍵因素之一。

先進的總線接口單元

　　Cortex-A9 MPCore處理器增強了處理器與系統互聯之間的接口性能，其先進特色功能最大限度地提高了系統性能，為各種系統集成芯片設計理念創造了更大的靈活性。

　　這種處理器支持單個或兩個64-b i t AMBA 3 AXI Master接口的設計配置，可以按CPU的速度全負荷地將事務傳送至系統互聯之中，最高速度可達12G B/s以上。另外，第二接口也可定義某種事務過濾，只處理全局地址空間的一部分；也就是說，可在處理器內部直接對地址空間進行切分，進一步加強了系統設計 的靈活性。

　　而且每個接口還支持不同的CPU-總線頻率比(包括同步半時鐘比)，不但提高了設計靈活性，而且為需要考慮DVFS或高速集成內存的設計增加了系統帶寬。同時為完整的A RM智能能量管理 (IEM)功能提供了良好的支持。

特定應用的計算引擎加速

　　處理器不但擁有優化的標準架構特色，而且還可增加以下任一設計功能：

　　 先進二級緩存控制器 ：ARM二級緩存控制器( Prime Cell PL310)與Cortex-A9系列處理器同步設計，旨在提供一種能匹配Cortex-A9處理器性能和吞吐能力的優化二級緩存控制器。PL310最多可為每個接口提供8項AXI事務支持，支持按Master接口進行鎖定；這樣一來，即通過將PL310用作加速器與處理器之間的緩沖器，充分利用一致性加速口，實現多個CPU或組件之間的可控共享，既提升了系統性能，也降低了相關功耗水平。

　　另外，PL310不但具有Cortex-A9先進總線接口單元的各項功能，支持同步1/2時鐘比，有助于減少高速處理器設計中的延時現象，而且能夠對第二MasterAXI 接口設置地址過濾，分割地址和頻率域、以及集成片上內存的快速存取提供了支持。PL310最高可支持2MB的四至十六路組相聯二級緩存，可與奇偶校驗及支持E C C的R A M集成，而且運行速率能夠與處理器保持一致。而先進的鎖定技術也提供了必要的機制，從而將緩存用作相關性加速器和處理器之間的傳輸RAM。

　　Cortex-A9 程序跟蹤宏單元(PTM)：Cortex-A9 PTM為兩款Cortex-A9處理器提供了兼容ARM CoreSight技術的程序流跟蹤功能，能夠對處理器中的實際指令流實現完全可視化的管理。Cortex-A9 PTM通過周期計數實施性能分析，可對所有代碼分支和程序流變動進行跟蹤管理。